÷ºÎÆÄÀÏ
°ü·Ã¸µÅ©
º»¹®
¡ß ä¿ëÁ÷¹« : SW °³¹ß [ûÁÖ]
¢Á ¼öÇà¾÷¹«
- Camera Module °Ë»çÀåºñ °³¹ß ¾÷¹«
¢Á Áö¿øÀÚ°Ý
- Çз : ´ëÁ¹(4³âÁ¦)ÀÌ»ó / Àü°ø¹«°ü
- °æ·Â : °ü·Ã°æ·Â 6³âÀÌ»ó º¸À¯ÀÚ
¢Á ¿ì´ë»çÇ×
- Camera Module °Ë»çÀåºñ °³¹ß °æÇèÀÚ ¿ì´ë
- °Ë»ç Sequence ¾Ë°í¸®Áò °³¹ß
: À©µµ¿ì ¾îÇø®ÄÉÀÌ¼Ç (C, C++, C#) °³¹ß °¡´ÉÀÚ
- FPGA ¼³°è ¹× SW/FW °³¹ß °¡´ÉÀÚ
: Xilinx FPGA Logic °³¹ß, Verilog ¾ð¾î È°¿ë °¡´ÉÀÚ
¢Á ±âŸ»çÇ×
- ±Ù¹«½Ã°£ : 08:20 ~ 17:30 (ÀÚÀ²ÃâÅð±ÙÁ¦, ¼±ÅÃÀû ±Ù·ÎÁ¦ »ç¿ë)
- ±Ù¹«Áö¿ª : ÃæºÏ ûÁÖ½Ã
- ¼Ò¼ÓºÎ¼ : ¹ÌÁÖ¿¬±¸ÆÀ
¡ß ±â¾÷±Ô¸ð : Áß°ß±â¾÷
¡ß ȸ»ç¼Ò°³
- ±Ù ¹« Áö : ûÁÖ º»»ç
- »ç¾÷³»¿ë : Á¤¹ÐÀüÀÚºÎÇ° ¼ÒÀç»ê¾÷»ç / ÄÚ½ºÇÇ»óÀå / ¸ÅÃâ¾× 3õ¾ï ´ë
¡ß Ư¡
- ÀÚÀ²ÃâÅð±ÙÁ¦ : ÁÖ40½Ã°£, ÇÏ·ç4½Ã°£ ÀÌ»ó ±Ù¹«Ç쵂 ÃâÅð±ÙÀº ÀÚÀ²ÀûÀ¸·Î ½Ç½Ã
- ÁÖÅñ¸ÀÔ ¹× Àü¼¼ ÀÚ±Ý Áö¿ø
- ÀÓÁ÷¿ø ÀÚ³àÀÇ ÇÐÀÚ±ÝÁö¿ø(À¯Ä¡¿ø,ÃÊ,Áß,°íµîÇб³,´ëÇб³)
- »ç³»½Ä´ç : ÇÏ·ç 3½Ä(¾Æħ,Á¡½É,Àú³á)Á¦°ø
- »ç³» ÇコÀå ¿î¿µ, µ¿È£È¸ Áö¿ø, ÈÞ¾ç½Ã¼³ Áö¿ø
- Àå±â±Ù¼Ó Æ÷»ó, ¿¬±¸¿ø Æ÷»ó, ¼±ÅÃÀûº¹ÁöÁ¦µµ¿î¿µ
- ±â¼÷»ç Á¦°ø(ûÁÖ)
¡ß Å°¿öµå
#SW°³¹ß #°Ë»çÀåºñ°³¹ß #FPGA¼³°è #°Ë»ç¾Ë°í¸®Áò°³¹ß
´ñ±Û¸ñ·Ï
µî·ÏµÈ ´ñ±ÛÀÌ ¾ø½À´Ï´Ù.